信號完整性分析與設計

第一部分 信號完整性
第1章 高速電路與信號完整性
1.1 工藝進步是高速化的引擎
1.2 高速電路的技術支點
1.2.1 高速I/O信令標準
1.2.2 中心平台PCB
1.2.3 核心支點ASIC/FPCA
1.2.4 高速海量存儲器
1.3 高速電路的SI、PI和EMI
1.4 SI、PI和EMI協同設計
1.5 PDN影響SI
1.6 EMI的源頭設計策略
參考文獻
第2章 高速互連設計基礎
2.1 電阻
2.1.1 互連線的電阻
2.1.2 單位長度電阻
2.1.3 方塊電阻
2.1.4 非均勻電流聚集下的電阻
2.1.5 高頻時的互連電阻
2.2 電感
2.2.1 自感與互感
2.2.2 局部電感與回路電感
2.2.3 電感與地彈
2.2.4 方塊電感
2.2.5 非均勻電流聚集下的電感
2.2.6 趨膚效應與擠近效應
2.3 電容
2.3.1 電容的靜態/動態定義
2.3.2 有效介電常數
2.3.3 單位長度電容
2.3.4 平面電容與去耦時間
2.4 傳輸線基礎
2.4.1 傳輸線主程
2.4.2 特性阻抗的近似計算
2.5 高速及高頻的概念
2.5.1 上升邊和邊沿率
2.5.2 上升邊的空間延伸
2.5.3 轉折頻率/信號帶寬
2.5.4 快邊沿革效應
2.5.5 寄生效應
2.5.6 高頻效應
2.6 高速互連的表征
2.6.1 頻域:S參數
2.6.2 時域:眼圖
2.7 差分傳輸線
2.7.1 差分信號與差分對
2.7.2 奇模、偶模與差分阻坑
2.7.3 差分對的匹配
2.7.4 混模S參數
參考文獻
第3章 反射、串擾與同時開關噪聲
3.1 反射
3.1.1 反射原理
3.1.2 傳輸線索匹配策略
3.1.3 典型不連續的反射分析
3.2 串擾
3.2.1 互容與互感
3.2.2 容性耦合與感性耦合
3.2.3 串擾的仿真及其對信號的影響
3.2.4 降低串擾的措施
3.3 同時開關噪聲
3.3.1 同時開關噪聲的成因
3.3.2 ΔI與SSN的建模仿真
3.4 小結
參考文獻
第4章 非理想互連的分析與設計
4.1 一般互連與非理想互連
4.1.1 常見的互連線結構
4.1.2 非理想互連的協同分析
4.2 走線突變
4.3 過孔
4.3.1 過孔的返回路徑
4.3.2 過孔的種類
4.3.3 過孔的傳輸特性與平面諧振
4.3.4 過孔耦合
4.3.5 過孔返回路徑的分析與設計
4.3.6 微過孔工藝
4.4 參考平面不連續
4.4.1 參考平面不連續導致SI、PI和EMI問題
4.4.2 平面分割的權衡
4.5 連接器
4.5.1 連接器引入阻抗突變
4.5.2 為信號引腳分配緊鄰的返回路徑
4.5.3 連接器與PCB的連接
4.6 封閉
4.6.1 封閉工藝的進步趨勢
4.6.2 改善性能的封閉設計
4.7 小結
參考文獻
第5章 非理想互連的建模與仿真
第6章 高速總線設計
第二部分 電源完整性
第7章 PDN分析與設計基礎
第8章 高速PDN頻域分析與設計
第9章 高速PDN時域分析與設計
第10章 PDN噪聲耦合管理與抑制
第三部分 電磁完整性
第11章 電磁完整性設計基礎
第12章 高速PCB的EMI設計
附錄A.高速信令簡介
附錄B 電源完整性分析典型示例
附錄C 技術要點匯總