CMOS集成鎖相環電路設計

第1章 鎖相環導論1
1.1 鎖相環的工作原理簡述1
1.2 鎖相環在射頻頻率合成器中的應用3
1.3 相位噪聲4
1.4 頻率合成器的其他重要指標8
1.4.1 鎖定時間和鎖定頻率范圍8
1.4.2 雜散8
1.4.3 時鍾抖動10
參考文獻10

第2章 鎖相環系統基本原理11
2.1 鎖相環的基本結構和子模塊11
2.2 一類鎖相環13
2.3 二類鎖相環15
2.4 鎖相環離散時間采樣系統特性18
參考文獻20

第3章 鎖相環基本模塊電路21
3.1 鑒頻鑒相器21
3.2 電荷泵設計23
3.2.1 電荷泵的工作原理23
3.2.2 電荷泵的非理想特性和盲區24
3.2.3 由電荷泵誤差造成的鎖相環輸入靜態相位差25
3.2.4 常用電荷泵設計實例27
3.3 分頻器設計29
3.3.1 雙模分頻器的工作原理29
3.3.2 雙模預定標器30
3.3.3 分頻器電路設計32
3.3.4 可編程計數器34
3.3.5 多模預定標器和多模分頻器37
3.4 環路濾波器38CMOS集成鎖相環電路設計
參考文獻39

第4章 鎖相環噪聲分析40
4.1 噪聲基礎40
4.1.1 器件噪聲40
4.1.2 噪聲隨機過程及其功率頻譜密度41
4.1.3 離散時間系統噪聲和kT/C噪聲42
4.2 時鍾緩沖器和分頻器相位噪聲44
4.3 電荷泵噪聲47
4.4 鎖相環噪聲源及傳遞函數48
參考文獻51

第5章 鎖相環架構及差分積分調制器原理52
5.1 整數型鎖相環52
5.2 欠采樣整數型鎖相環53
5.3 分數型鎖相環55
5.4 差分積分調制器原理56
5.5 差分積分調制器噪聲整形57
參考文獻60

第6章 差分積分調制器設計61
6.1 差分積分調制器主要結構類型61
6.2 差分積分調制器的選擇和性能指標62
6.3 差分積分調制器設計步驟63
參考文獻65

第7章 DSM分數型鎖相環設計66
7.1 差分積分調制器噪聲在鎖相環中的傳遞函數66
7.2 鎖相環線性度和DSM噪聲混疊68
7.3 通過改變電荷泵工作條件來提高線性度69
7.4 分數型鎖相環的DSM噪聲補償71
7.5 最小二乘法及其在DSM噪聲補償中的應用73
參考文獻76

第8章 全數字鎖相環77
8.1 全數字鎖相環結構77
8.2 數字環路濾波器的實現81
8.3 時間/相位數字轉換器82
8.4 噪聲整形時間數字轉換器85
8.5 數字控制振盪器87
8.6 二進制鑒相器全數字鎖相環88
8.7 全數字鎖相環和模擬鎖相環的比較89
參考文獻90

第9章 鎖相環相位調制92
9.1 兩點相位調制基本原理92
9.2 模擬鎖相環實現兩點相位調制95
9.3 數字鎖相環實現兩點相位調制96
9.4 偏置鎖相環相位調制97
參考文獻98

第10章 振盪器和相位噪聲99
10.1 振盪器基礎99
10.2 振盪器相位噪聲機制103
10.2.1 線性時不變相位噪聲模型103
10.2.2 線性時變相位噪聲模型104
10.2.3 基於時變相位模型降低相位噪聲的方法107
10.2.4 振盪器相位噪聲的精確模型109
10.3 電感電容振盪器設計110
10.3.1 考比茲振盪器和哈特利振盪器110
10.3.2 負跨導振盪器111
10.4 振盪器注入鎖定和牽引114
參考文獻118

第11章 環振盪器和時鍾抖動119
11.1 環振盪器設計119
11.2 相位噪聲和時鍾抖動121
11.3 環振盪器周期抖動和相位噪聲124
參考文獻126

第12章 基於延遲鎖定環的頻率合成128
12.1 延遲鎖定環基本原理128
12.2 基於時鍾沿組合的頻率合成129
12.3 倍乘延遲鎖定環132
參考文獻133

第13章 頻率合成器設計中的實用問題134
13.1 參考雜散機理和抑制方法135
13.2 分數雜散機理和抑制方法138
13.3 壓控振盪器的實用設計140

第14章 時鍾和數據恢復142
14.1 時鍾數據恢復在有線數據通信中的應用142
14.2 時鍾數據恢復中的時鍾抖動144
14.3 時鍾數據恢復系統基本結構146
14.3.1 基於二類鎖相環的時鍾數據恢復146
14.3.2 基於延遲相位鎖定的時鍾數據恢復148
14.4 時鍾數據恢復電路子模塊電路設計149
14.4.1 線性鑒相器150
14.4.2 二進制鑒相器152
14.4.3 半速率線性鑒相器和半速率二進制鑒相器154
14.4.4 鑒頻器155
14.4.5 電荷泵157
14.5 時鍾數據恢復系統架構158
14.6 基於數字相位轉換器的數字時鍾數據恢復系統159
參考文獻160

附錄 主要專業術語中英對照表162