EDA原理及VHDL實現：從晶體管、門電路到Xilinx Vivado的數字系統設計

序
前言
學習說明
第1章 數字邏輯基礎
1.1 數字邏輯的發展史
1.2 開關系統
1.2.1 0和1的概念
1.2.2 開關系統的優勢
1.2.3 晶體管作為開關
1.2.4 半導體物理器件
1.2.5 半導體邏輯電路
1.2.6 邏輯電路符號描述
1.3 半導體數字集成電路
1.3.1 集成電路的發展
1.3.2 集成電路構成
1.3.3 集成電路版圖
1.4 基本邏輯門電路分析
1.4.1 基本邏輯門電路的描述
1.4.2 邏輯門電路的傳輸特性
1.4.3 基本邏輯門集成電路
1.4.4 不同工藝邏輯門的連接
1.5 邏輯代數理論
1.5.1 邏輯代數中運算關系
1.5.2 邏輯函數表達式
1.6 邏輯表達式的化簡
1.6.1 使用運算律化簡邏輯表達式
1.6.2 使用卡諾圖化簡邏輯表達式
1.6.3 不完全指定邏輯功能的化簡
1.6.4 輸入變量的卡諾圖表示
1.7 毛刺產生及消除
1.8 數字碼制表示和轉換
1.8.1 數字碼制表示
1.8.2 數字碼制轉換
1.9 組合邏輯電路
1.9.1 編碼器
1.9.2 譯碼器
1.9.3 碼轉換器
1.9.4 數據選擇器
1.9.5 數據比較器
1.9.6 加法器
1.9.7 減法器
1.9.8 加法器/減法器
1.9.9 乘法器
1.10 時序邏輯電路
1.10.1 時序邏輯電路類型
1.10.2 時序邏輯電路特點
1.10.3 基本SR鎖存器
1.10.4 同步SR鎖存器
1.10.5 D鎖存器
1.10.6 D觸發器
1.10.7 其他觸發器
1.10.8 普通寄存器
1.10.9 移位寄存器
1.10.10 存儲器
1.11 有限自動狀態機
1.11.1 有限自動狀態機原理
1.11.2 狀態圖表示及實現
1.11.3 三位計數器
第2章 可編程邏輯器件工藝和結構
2.1 可編程邏輯器件的發展歷史
2.2 可編程邏輯器件工藝
2.3 簡單可編程邏輯器件結構
2.3.1 PROM原理及結構
2.3.2 PAL原理及結構
2.3.3 PLA原理及結構
2.4 CPLD原理及結構
2.4.1 功能塊
2.4.2 宏單元
2.4.3 快速連接矩陣
2.4.4 輸入輸出塊
2.5 FPGA原理及結構
2.5.1 查找表結構及功能
2.5.2 可配置的邏輯塊
2.5.3 時鍾資源
2.5.4 時鍾管理模塊
2.5.5 塊存儲器資源
……
第3章 Vivado集成開發環境IP核設計流程
第4章 Vivado集成開發環境VHDL設計流程
第5章 VHDL語言規范
第6章 基本數字邏輯單元的VHDL描述
第7章 VHDL數字系統設計和實現
第8章 創建和封裝用戶IP設計和實現
第9章 Vivado調試工具原理及實現
第10章 數字系統高級設計方法
第11章 數模混合系統設計